PATENT ABSTRACTS OF JAPAN

(11)Publication number: 11-220370

(43)Date of publication of application: 10.08.1999

(43)Date of publication of application . 10.06.198

(51)Int.Cl.

H03K 17/22

(21)Application number: 10-017409 (71)Applicant: OKI MICRO DESIGN

MIYAZAKI CO LTD

OKI ELECTRIC IND CO

LTD

(22)Date of filing: 29.01.1998 (72)Inventor: NAGAYA MASAFUMI

(54) RESET CIRCUT AND ELECTRONIC DEVICE INCORPORATING IT

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a circuit ensuring reset even at a voltage not lower than the lowest operation voltage of the circuit of a resetting object by controlling an electrically conducting state of a power source voltage source and a control node depending on the potential level of the control node and controlling an electrically conducting state of an output node and a reference voltage source depending on the potential level of the control node.

SOLUTION: A power source voltage VDD starts the boosting of a voltage value based on the time constant of a power source. When the voltage VDD is VDD<|VTP| just after supplying power, a transistor 10 is in an off state. Thus, as is in the state of being grounded through a resistance element 30, a node 20 is left to be set to a ground voltage Vss. Therefore, a transistor 50 operation-controlled by the voltage value of the node 20 also comes into an off state. Consequently, the voltage value of an output node 60 boosts with the voltage VDD through an resistance element 40. When the voltage VDD becomes VDD2| the transistor 10 comes into an on state.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's

decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] In the reset circuit which detects change on the 2nd potential level and outputs a reset signal from an output node the supply voltage which is supplied from the source of supply voltage and has the 1st potential level or the 2nd potential level – this – from the 1st potential level – this – The 1st MOS transistor of the 1st conductivity type which is connected between said sources of supply voltage and control nodes, and controls the electric switch-on of this source of supply voltage, and this control node by potential level of this control node, The 1st resistance means connected between said control nodes and sources of reference voltage, The reset circuit characterized by having the 2nd MOS transistor of the 2nd conductivity type which is connected between said output nodes and said sources of reference voltage, and controls the electric switch-on of this output node and this source of reference voltage by potential level of said control node.

[Claim 2] It is the reset circuit characterized by having 2nd resistance means by which this reset circuit is connected between said sources of supply voltage and said output nodes in a reset circuit according to claim 1.

[Claim 3] It is the reset circuit characterized by being the 3rd MOS transistor of the 1st conductivity type to which said 2nd resistance means controls the electric switch-on of said source of supply voltage and said output node by the voltage level of said control node in a reset circuit according to claim 2. [Claim 4] It is the reset circuit which parallel connection of this reset circuit is carried out to said 1st MOS transistor between said sources of supply voltage and said control nodes in a reset circuit according to claim 3, and is characterized by having the 4th MOS transistor of the 1st conductivity type which controls the electric switch-on of said source of supply voltage and said control node by potential level of said output node.

[Claim 5] It is the electronic instrument which said reset circuit is built in an electronic instrument in the electronic instrument which has claim 1 thru/or the reset circuit of any one publication of four, and is characterized by supplying the electrical potential difference of said source of supply voltage from a dismountable dc-battery means from this electronic instrument.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the electronic circuitry which was built in the electronic instrument and built in the reset circuit and this which generate the reset signal to the internal circuitry in an electronic instrument at the

time of the charge of a power source.

[0002]

[Description of the Prior Art] The circuit which consists of a semiconductor device in the case is built in pocket devices, such as an electronic instrument, for example, a desk device like a personal computer, and a cellular phone. As for these electronic instruments, the charge/cutoff of a power source are performed frequently. It is necessary to return the semiconductor device built in the electronic instrument at the power up to an initial state so that an electronic instrument may not carry out unexpected actuation after this powering on. For this reason, the reset circuit is prepared in the building-in inside of electronic instrument, or this electronic instrument semiconductor device.

[0003] This reset circuit supervises change of the supply voltage by the charge of a power source, and when change of the supply voltage it is considered that is the charge of a power source is detected, it generates a reset signal temporarily. The semiconductor device built in the electronic instrument receives this reset signal, and makes the semiconductor device itself an initial state (it is also hereafter called a reset condition).

[0004] Moreover, in the case of a pocket device, the supply voltage supplied to this body of a pocket device will be supplied from a cell or a charge-type dc-battery. This cell and rechargeable battery have what is built in the body of a pocket device, and what is dismountable from the body of a pocket device. In an electronic instrument like such a pocket device, during an electronic equipment activity, the stored charge in a dc-battery may be lost, or the user of an electronic instrument may remove a dc-battery accidentally, and lowering of supply voltage may arise. Therefore, in such an electronic instrument, especially the reset circuit is effective at the time of the restart of an electronic instrument of operation.

[Problem(s) to be Solved by the Invention] A semiconductor device must change the semiconductor device itself into a reset condition certainly by the reset signal of a reset circuit. This reset signal is a signal which has for example, touch-down potential level or power-source potential level, is temporarily set to power-source potential level at a power up, and makes a semiconductor device a reset condition.

[0006] Here, many circuits (a CMOS circuit is called hereafter) of a CMOS configuration, such as a flip-flop and a latch circuit, exist in the element which constitutes a semiconductor device. The minimum operating voltage for guaranteeing the normal actuation in such a CMOS circuit serves as |VTP|+VTN=VDD extent. For this reason, the period which maintains power-source potential level in a reset signal must be guaranteed to more than the minimum operating voltage to which a CMOS circuit operates normally. However, in the conventional reset circuit, to more than the minimum operating voltage, since a reset signal was not the configuration that the condition of being power-source potential level is maintainable, there was a trouble that a semiconductor device was not certainly resettable.

[0007] Moreover, originally, after a power up or the potential level of a power source falls rapidly, a reset circuit is used, only when returning to power-source potential level again. For this reason, if it takes into consideration further what consists of small element numbers and can expect cost reduction, and that a reset circuit is built in a semiconductor device, although the configuration as a reset circuit can desire the miniaturization of the semiconductor device itself, and improvement in the degree of freedom of the layout of a reset circuit, the direction is desirable [a configuration], in order that a reset signal may realize considering as the configuration which can maintain the condition of being power-source potential level to more than the minimum operating voltage. [0008] Furthermore, as a component of a reset circuit, it is desirable to be simultaneously made using the same technique (for example, CMOS manufacturing technology) as other circuits in the production process of a semiconductor device.

[0009] This invention aims at implementation of the reset circuit which makes reset certainly possible more than the minimum operating voltage of the circuit of

the object which should be reset in order to solve the above-mentioned technical problem.

[0010] Moreover, this invention aims at reducing complication of the increment in cost, or a configuration for a reset circuit, and realizing the above-mentioned object.

[0011] Moreover, the degree of freedom of the layout of the semiconductor device which contains this reset circuit for the reset circuit of the above-mentioned object is fallen, or this invention aims at controlling enlarging and realizing.

[0012]

[Means for Solving the Problem] In order to attain the above-mentioned object, the reset circuit of this invention In the reset circuit which is supplied from the source of supply voltage, detects the change on the 1st potential level [2nd] from potential level for the supply voltage which has the 1st potential level or the 2nd potential level, and outputs a reset signal from an output node The 1st MOS transistor of the 1st conductivity type which is connected between the source of supply voltage, and a control node, and controls the electric switch-on of the source of supply voltage, and a control node by potential level of a control node, it connects between the 1st resistance means connected between the control node and the source of reference voltage, and an output node and the source of reference voltage, and has the 2nd MOS transistor of the 2nd conductivity type which controls the electric switch-on of an output node and the source of reference voltage by potential level of a control node.

[0013] Moreover, the reset circuit of this invention may have the 2nd resistance means connected between the source of supply voltage, and said output node. [0014] Moreover, the reset circuit of this invention may be the 3rd MOS transistor of the 1st conductivity type to which the 2nd resistance means controls the electric switch-on of the source of supply voltage, and an output node by the voltage level of a control node.

[0015] Moreover, parallel connection of the reset circuit of this invention is carried

out to the 1st MOS transistor between the source of supply voltage, and a control node, and it may have the 4th MOS transistor of the 1st conductivity type which controls the electric switch-on of the source of supply voltage, and a control node by potential level of an output node.

[0016] Moreover, in the electronic instrument which has the reset circuit of this invention, said reset circuit may be built in an electronic instrument, and the electrical potential difference of said source of supply voltage may be supplied from a dismountable dc-battery means from this electronic instrument.

[0017]

[Embodiment of the Invention] Just, a drawing is used for the reset circuit of this invention, and ** is explained to it in a detail below. Drawing 1 is the circuit diagram of the reset circuit 100 in the gestalt of operation of the 1st of this invention.

[0018] In drawing 1, the reset circuit 100 consists of two transistors 10 and 50 and two resistance elements 30 and 40.

[0019] The transistor 10 as the 1st MOS transistor is a P channel mold MOS transistor, supply voltage VDD is given to a source electrode from the source of supply voltage, and the drain electrode and the gate electrode are connected to the node 20 which is a control node. One terminal is connected to a node 20 and, as for the resistance element 30 which is the 1st resistance means, the touchdown electrical potential difference VSS is given from the source of reference voltage by grounding the other-end child as a source of reference voltage. In addition, threshold voltage of a transistor 10 is set to VTP.

[0020] The transistor 50 as the 2nd MOS transistor is an N channel mold MOS transistor, a drain electrode is connected to the output node 60, a gate electrode is connected to a node 20, and the source electrode is grounded. As for the resistance element 40 which is the 2nd resistance means, supply voltage VDD is given to one terminal, and the other-end child is connected to the output node 60. The electrical-potential-difference value change produced in this output node is used as a reset signal of a reset circuit. In addition, threshold voltage of a

transistor 50 is set to VTN.

[0021] In addition, the supply voltage VDD in a reset circuit 100 is what is supplied from the outside of an electronic instrument as a source of supply voltage, or is what is supplied from dc-batteries, such as a cell built in in the electronic instrument, or the supply source has various things. Especially as a dc-battery, it may be the thing of a charge type, and may be dismountable from an electronic instrument.

[0022] Moreover, even if it constitutes a resistance element 30 how, the resistance of a resistance element 30 is set up so that it may be made sufficiently high compared with the on resistance to a transistor 10.

[0023] Thus, actuation of the constituted reset circuit 100 is explained below using a drawing. Drawing 2 is a wave form chart explaining the actuation in a reset circuit 100. In drawing 2, an axis of ordinate shows an electrical potential difference, an axis of abscissa shows time amount, a continuous line shows the electrical-potential-difference value of the output node 60 to which a reset signal is outputted, and the dotted line shows the electrical-potential-difference value of supply voltage VDD. In addition, in the following explanation, it explains as |VTP|>VTN. Moreover, each electrical-potential-difference value [each of] of an OFF state (between sow sault drains is non-switch-on electrically), supply voltage VDD, a node 20, and the output node 60 of transistors 10 and 50 shall be reference voltage VSS before powering on.

[0024] In drawing 2, lifting of an electrical-potential-difference value is started by switching on a power source at time of day t1 based on the time constant in which a power source has supply voltage VDD. A transistor 10 is an OFF state when supply voltage VDD is VDD<\VTP| just behind powering on. For this reason, a node 20 is set as the touch-down electrical potential difference VSS for the condition of having been grounded through the resistance element 30. Therefore, the transistor 50 in which motion control is carried out by the electrical-potential-difference value of a node 20 will also be in an OFF state. Therefore, the electrical-potential-difference value of the output node 60 rises in connection with

supply voltage VDD through a resistance element 40.

difference value.

[0025] Then, if supply voltage VDD becomes VDD>=|VTP|, a transistor 10 will be in an ON state (between sow sault drains is switch-on electrically). For this reason, the electrical-potential-difference value of a node 20 becomes VDD-|VTP|. Since the resistance of a resistance element 30 is made sufficiently high, because the electrical-potential-difference value of a node 20 is maintained, it can increase to lifting of supply voltage with the electrical-potential-difference value of a node 20. Although the electrical-potential-difference value of this node 20 is also given to the gate electrode of a transistor 50, a transistor 50 will maintain an OFF state between VDD-|VTP|<=VTN(s). Therefore, the output node 60 continues lifting of the electrical-potential-difference value accompanying supply voltage VDD.

[0026] If set to VDD>|VTP|+VTN, since the electrical-potential-difference value of a node 20 will serve as VDD-|VTP|>VTN, a transistor 50 will be in an ON state. For this reason, the output node 60 will be grounded through a transistor 50. Therefore, an output node serves as reference voltage VSS. In drawing 2, time of day t2 shows the timing just behind VDD>|VTP|+VTN. [0027] Then, since the transistors 10 and 50 of a reset circuit 100 maintain an ON state, he is trying to maintain the output node 60 at reference voltage VSS, although supply voltage VDD rises to a predetermined electrical-potential-

[0028] In addition, if it is set to VDD<=|VTP|+VTN since a reset circuit 100 serves as actuation of reverse with the above when supply voltage VDD falls, the output node 60 will become supply voltage VDD from reference voltage VSS. In drawing 2, time of day t3 is the timing just behind VDD<|VTP|+VTN.
[0029] Thus, when resetting the semiconductor device built in the electronic instrument according to the condition of the supply voltage VDD of the output node 60 outputted as a reset signal as a control node which controls actuation of a transistor 50 in the node 20, the CMOS circuit has guaranteed the period which

maintains power-source potential level in a reset signal to the minimum operating

CMOS circuit is in the semiconductor device which receives a reset signal. [0030] Moreover, since the reset circuit 100 consists of few components, it can desire cost reduction, the miniaturization of the semiconductor device itself, and improvement in the degree of freedom of the layout of a reset circuit. [0031] In addition, above, although explained as |VTP|>=VTN, as for the case of |VTP|<VTN, actuation differs somewhat the following point. [0032] That is, in VDD<VTP, it is the same as that of above-mentioned explanation. Then, in |VTP|<=VDD<VTN and VTN<=VDD<=|VTP|+VTN, a transistor 10 will be in an ON state and the electrical-potential-difference value of a node 20 rises. However, since the electrical-potential-difference value of a node 20 is VDD-|VTP| (<VTN), a transistor 50 maintains an OFF state. Therefore, the electrical-potential-difference value of the output node 60 serves as supply voltage VDD. Then, from VDD>|VTP|+VTN, it is the same as that of above-mentioned explanation.

voltage which operates normally. Therefore, it is certainly resettable even if a

[0033] Moreover, when applying the reset circuit 100 of this invention to the portable electronic instrument and supply voltage VDD falls to a contingency by removing a dismountable dc-battery accidentally or stored charge charged by the dc-battery being lost after acting as powering on for example, the semiconductor device built in the electronic instrument can be reset certainly, and it becomes possible to restore actuation of an electronic instrument at a high speed.

[0034] Next, just, a drawing is used and ** is explained to the reset circuit in the gestalt of operation of the 2nd of this invention below. Drawing 3 is the circuit diagram of the reset circuit 200 in the gestalt of operation of the 2nd of this invention. In addition, about the same component as the reset circuit 100 of the gestalt of operation of the 1st of drawing 1, the same encoder signal is attached into drawing 3.

[0035] In drawing 3, it is the same as that of the reset circuit 100 of drawing 1 about the transistors 10 and 50 of a reset circuit 200, and a resistance element 30. In the reset circuit 200 of drawing 3, P channel mold MOS transistor 240 as

the 3rd MOS transistor is formed instead of the resistance element of the reset circuit 100 of drawing 1.

[0036] Supply voltage VDD is given to a source electrode, a drain electrode is connected to the output node 60, and the gate electrode is connected to the node 20 for the transistor 240. For this reason, current Miller circuit will be constituted from transistors 10 and 240

[0037] Thus, actuation of the constituted reset circuit 200 is explained below using a drawing. Drawing 4 is a wave form chart explaining the actuation in a reset circuit 200. In drawing 4, an axis of ordinate shows an electrical potential difference, an axis of abscissa shows time amount, a continuous line shows the electrical-potential-difference value of the output node 60, and the dotted line shows the electrical-potential-difference value of supply voltage VDD. In addition, in the reset circuit of the 2nd practical gestalt, it has set up as |VTP|<VTN. [0038] In drawing 4, lifting of an electrical-potential-difference value is started by switching on a power source at time of day t1 based on the time constant in which a power source has supply voltage VDD. A transistor 10 is an OFF state when supply voltage VDD is VDD</VTP| just behind powering on. For this reason, a node 20 is set as reference voltage VSS through a resistance element 30. Therefore, a transistor 50 is an OFF state, Moreover, for the reason under the same conditions as a transistor 10, a transistor 240 is an OFF state. Therefore, the electrical-potential-difference value of the output node 60 serves as an indeterminate (high resistance condition).

[0039] Then, at the time of |VTP|<=VDD<VTN, a transistor 10 will be in an ON state. Therefore, the electrical-potential-difference value of a node 20 becomes VDD-|VTP|. At this time, a transistor 240 will also be in an ON state. Since the electrical-potential-difference value given to the gate is VDD-|VTP| (<VTN), a transistor 50 is an OFF state. Therefore, the electrical-potential-difference value of the output node 60 serves as VDD (time-of-day t 2:00). In addition, current Miller circuit is constituted from transistors 10 and 240, and if the transistor characteristics of a transistor 10 and a transistor 240 are the same, the current of

a transistor 10 and tales doses will flow to a transistor 240. Therefore, a transistor 240 can perform the same actuation as the resistance element 40 of a reset circuit 100.

[0040] Then, at the time of VDD>=|VTP|+VTN, the electrical-potential-difference value of a node 20 will become VDD-|VTP| (>=VTN), and a transistor 50 will be in an ON state. For this reason, the output node 60 is grounded through a transistor 50. Therefore, the electrical-potential-difference value of the output node 60 serves as reference voltage VSS. Time of day t3 is the timing just behind VDD>=|VTP|+VTN.

[0041] In addition, if it is set to VDD<|VTP|+VTN since a reset circuit 200 serves as actuation of reverse with the above when supply voltage VDD falls, the output node 60 will become supply voltage VDD from reference voltage VSS. In drawing 4, time of day t4 is the timing just behind VDD<|VTP|+VTN.

[0042] As mentioned above, the reset circuit 200 in the gestalt of the 2nd operation can acquire the same effectiveness as the gestalt of the 1st operation. Moreover, in a reset circuit 200, since current Miller circuit is constituted from a transistor 10 and a transistor 240, by adjusting the mutual conductance gm of a transistor 240 to a transistor 10, steady flow ****** can also be made small at a transistor 10 and a transistor 50, and the consumed electric current can be reduced. Furthermore, since the transistor 240 is used instead of comparatively high resistance being the required resistance element 40, there is little circuit area of a reset circuit and it ends.

[0043] Next, the reset circuit in the gestalt of operation of the 3rd of this invention is explained below using a drawing. Drawing 5 is the circuit diagram of the reset time 300 in the gestalt of the 3rd operation. In addition, about the same component as the reset circuit 200 of the gestalt of operation of the 2nd of drawing 2, the same encoder signal is attached into drawing 5.

[0044] In drawing 5, transistors 10, 50, and 240 and a resistance element 30 are the same as that of the reset circuit 200 of drawing 3. That is, the reset circuit 300 of drawing 5 has the composition that P channel mold MOS transistor 350 as

the 4th MOS transistor was added further, to the reset circuit 200 of drawing 3. [0045] Supply voltage VDD is given to a source electrode, a drain electrode is connected to a node 20, and the gate electrode is connected to the output node 60 for the transistor 350.

[0046] Thus, actuation of the constituted reset circuit 300 is explained below using a drawing. Drawing 6 is a wave form chart explaining the actuation in a reset circuit 300. In drawing 6, an axis of ordinate shows an electrical potential difference, an axis of abscissa shows time amount, a continuous line shows the electrical-potential-difference value of the output node 60, and the dotted line shows the electrical-potential-difference value of supply voltage VDD. In addition, in the reset circuit of the gestalt of the 3rd operation, it has set up as |VTP|<VTN. [0047] After powering on, since a transistor 10,240,350 becomes the bottom of the same situation (till time of day t2), even VDD<|VTP|+VTN becomes being the same as that of the case of the gestalt of the 2nd operation.

transistor 50 will be in an ON state at the time of VDD>=|VTP|+VTN. Thereby, the electrical-potential-difference value of the output node 60 serves as reference voltage VSS. The time of day t3 in drawing 6 is the timing of VDD>=|VTP|+VTN. [0049] According to the electrical-potential-difference value of an output node serving as reference voltage VSS, a transistor 350 will be in an ON state thoroughly. If it is made higher [the resistance of a resistance element 30 / enough] at this time than the on resistance of a transistor 350, the electrical-potential-difference value of a node 20 will be set as supply voltage VDD. Thereby, both the transistors 10,240 are turned off from an ON state. [0050] For a certain reason, when the electrical-potential-difference value of supply voltage VDD falls, ** is explained just next.

[0051] Since supply voltage VDD is given to the gate electrode of a transistor 50 and reference voltage VSS is given to the gate electrode of a transistor 350, since change does not take place to ON/OFF state of each transistor, in the relation (just before the time of day t3 in drawing 6) of VDD>= (IVTP) or value

with higher VTN), the electrical-potential-difference value of an output node is still reference voltage VSS.

[0052] | If it becomes VDD<|VTP| in VTP|>=VTN, a transistor 350 will be turned off from an ON state. For this reason, the electrical-potential-difference value of a node 20 will serve as reference voltage VSS, and a transistor 50 will also be in an OFF state according to this. Therefore, the output node 60 serves as an indeterminate (high resistance condition).

[0053] On the other hand, if it becomes |VTP|<=VDD<VTN in |VTP|<VTN, a transistor 50 will be from an ON state in an OFF state. Thereby, a transistor 10,240 will be in an ON state. For this reason, the electrical-potential-difference value of the output node 60 becomes supply voltage VDD from reference voltage VSS.

[0054] Thus, the reset circuit 300 in the gestalt of the 3rd operation can acquire the same effectiveness as the reset circuit 200 of the gestalt of the 2nd operation of a ****.

[0055] Furthermore, the reset circuit 300 of the gestalt of the 3rd operation can make transistors 10 and 240 an OFF state, after the electrical-potential-difference value of the output node 60 serves as reference voltage VSS.

Therefore, the current which flows to the transistors 10 and 240 of a reset circuit 300 at the time of a steady state (condition that supply voltage VDD is given by being stabilized in order to stabilize a semiconductor device and to operate) can be intercepted. Therefore, the consumed electric currents in a reset circuit are reducible.

[0056] Moreover, in the gestalt of the 3rd operation, the electrical-potential-difference value of the output node 60 can be followed at VDD until the electrical-potential-difference value of the output node 60 is set to VDD>=|VTP|+VTN at the time of lifting of supply voltage VDD, and in descent of supply voltage VDD, VDD<|VTP|+VTN can maintain the electrical-potential-difference value of the output node 60 to reference voltage VSS. For this reason, working [the semiconductor device in a steady state], when the voltage variation by a noise

etc. arises in supply voltage VDD, it can control changing the electrical-potentialdifference value of an output node to supply voltage VDD. Therefore, it can reduce resetting accidentally to a semiconductor device.

[0057] As mentioned above, although the reset circuit of this invention was explained to the detail, the reset circuit of this invention is not restricted to an above-mentioned configuration, and various deformation is possible for it. [0058] For example, it is also possible to make an N channel mold MOS transistor and a P channel mold MOS transistor into reverse, to make a part for the feed zone of reference voltage VSS and supply voltage VDD into reverse, and to apply.

[0059] Moreover, you may enable it to acquire the effectiveness of this invention more certainly by adjusting the threshold voltage of each transistor to the minimum operating voltage of the circuit of the object reset by the reset signal from an output node.

[0060]

[Effect of the Invention] By applying the reset circuit of this invention, the reset circuit which makes reset certainly possible more than the minimum operating voltage of the circuit of the object which should be reset is realizable. [0061] Moreover, by applying the reset circuit of this invention, complication of the increment in cost or a configuration can be reduced and the abovementioned object can be realized.

[0062] Moreover, by applying the reset circuit of this invention, the degree of freedom of the layout of the semiconductor device to build in can fall this reset circuit in the above-mentioned object, or it can control enlarging and can realize.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- $3.\mbox{ln}$ the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the circuit diagram of the reset circuit 100 in the gestalt of operation of the 1st of this invention.

[Drawing 2] It is a wave form chart explaining actuation of the reset circuit 100 of this invention.

[Drawing 3] It is the circuit diagram of the reset circuit 200 in the gestalt of operation of the 2nd of this invention.

[Drawing 4] It is a wave form chart explaining actuation of the reset circuit 200 of this invention.

[Drawing 5] It is the circuit diagram of the reset circuit 300 in the gestalt of operation of the 3rd of this invention.

[Drawing 6] It is a wave form chart explaining actuation of the reset circuit 300 of this invention

[Description of Notations]

100,200,300 Reset circuit

10,240,350 P channel mold MOS transistor

20 Node

30 40 Resistance element

50 N Channel Mold MOS Transistor

60 Output Node

[Translation done.]


* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DRAWINGS







[Drawing 5]



[Drawing 3]







[Translation done.]

(11)特許出屬公開番号

特開平11-220370

(43)公開日 平成11年(1999)8月10日

(51) Int.Cl.6 H03K 17/22 識別記号

PΙ

H03K 17/22

E

審査請求 未請求 請求項の数5 OL (全 7 頁)

(21) 出願番号

特願平10-17409

(22) 出順日 平成10年(1998) 1 月29日 (71)出願人 591049893

株式会社沖マイクロデザイン宮崎

宮崎県宮崎郡清武町大字木原7083番地

(71)出願人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 長屋 雅文

宫崎県宮崎市大和町9番2号 株式会社沖

マイクロデザイン宮崎内

(74)代理人 弁理士 大西 健治


(54) 【発明の名称】 リセット回路及びこれを内蔵した電子装置

(57)【要約】

【目的】 リセットすべき対象の回路の最低動作電圧以 上においてもリセットを確実に可能とするリセット回路 を実現する。

【解決手段】 リセット回路100をソース電極には電 源電圧VDDが与えられ、ドレイン電極及びゲート電極 はノード20に接続されたPチャネル型MOSトランジ スタ10と、一方の端子がノード20に接続され、他方 の端子が基準電圧源として接地された抵抗素子30と. ドレイン電極が出力ノード60に接続され、ゲート電極 がノード20に接続され、ソース電極が接地されたNチ ャネル型MOトランジスタ50と、一方の端子には電源 電圧VDDが与えられ、他方の端子は出力ノード60に 接続された抵抗素子40とから構成する。

100



【特許請求の範囲】

【請求項1】 電源電圧源から供給され、第1の電位レベルまたは第2の電位レベルを有する電源電圧を該第1 の電位レベルから該第2の電位レベルへの変化を検出し て、出力ノードからリセット信号を出力するリセット回 路において、

前記電源電圧液と制御ノードとの間に接続され、該制御 ノードの電位レベルにより該定源電圧源と該制御ノード との電気的空場通状態を制御する第1等電壁の第1のM のSトランジスタと、前記制御ノードと基準電圧源との 間に接続された第1の抵抗手段と、

前記出力ノードと前記基準電圧源との間に接続され、前 記制御ノードの電位レベルにより該出力ノードと該基準 電圧源との電気的な薄温水塊を制御する、第2薄電型の 第2のMOSトランジスタと、を有することを特徴とす るリセット回路。

【請求項2】 請求項1記載のリセット回路において、 該リセット回路は、前記電源電圧源と前記出力ノードと の間に接続される第2の抵抗手段を有することを特徴と するリセット回路。

【請求項3】 請求項2記載のリセット回路において、 前記第2の抵抗手段は、前記制御ノードの電圧レベルに より前記電源電圧源と前記出カノードとの電気的な溥通 状態を制御する、第1準電型の第3のMOSトランジス タであることを特徴とするリセット回路。

【請求項4】 請求項3記載のリセット回路において、該リセット回路に前記第1のMOSトランジスタと強持接続され、前記出カードの電位レベルにより前記電源電圧源と前記制卸ノードとの電気的な導通状態を制御する第1準電電の第4のMOSトランジスタを有することを特徴とするリセット回路。

【請求項5】 請求項1ないし4のいずれか1つに記載 のリセット回路を有する電子装置において、前記リセッ ト回路は電子装置に内蔵され、前記電源電圧源の電圧 は、該電子装置から取り外し可能なバッテリ手段から供 給されることを特徴とする電子装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】木発明は、電子装置に内蔵され、電源の投入時に電子装置内の内部回路に対するリセット信号を発生するリセット回路及びこれを内蔵した電子回路に関する。

[0002]

【従来の技術】電子装置、例えばパーソナルコンピュー のような卓上機器や携帯電話等の携帯機器には、その 筐体内に半導体装置からなる回路が内蔵されている。こ たれる電子装置は電源の投入、遮断が頻繁に行われる。こ の電源投入後、電子装置が不漏の動作をしないように、 電源投入時には、電子装置に内蔵された半導体装置を対 期状態に戻す必要がある。このため、電子装置内あるい はこの電子装置に内蔵されたの半導体装置内にはリセット回路が設けられている。

【0003】このリセット回路は、電源の投入による電源電圧の変化を監視し、電源の投入と見なされる電源電圧の変化を機能した時に、リセット信号を一時的に発生する。電子装置に内蔵された半導体装置は、このリセット信号を受信して、半導体装置自身を初助状態(以下、リセット状態とも称する)にする。

【0004】また、携帯機器の場合、この携帯機器が休 へ供給する電潮電圧は電池や充電式のバッテリから供給 されることとなる。この電池や充電式バッテリは携帯機 器本体に内蔵されるものと、携帯機器が休から取り外し 可能なものとがある。このような携帯機器のような電子 装置においては、電子機器圏中に、バッテリ内の蓄積 電荷がなくなったり、電子装置の使用者が誤ってバッテ リを取り外してしまい、電源電圧の低下が生ずることが ある。よって、このような電子装置においては、電子装置 置の動作再用時に、ソセット回路は特に有効である。

[0005]

【発明が解決しようとする課題】半導体装置は、リセット回路のリセット信号により、半導体装置自身を確実に リセット状態にしなければならない。このリセット信号 は、例えば、接地電位レベルまなは電源電位レベルを有 する信号であり、電源投入時に、一時的に電源電位レベ ルとなることで、半導体装置をリセット状態とするもの である。

【0006】ここで、半導体装置を構成する要素にはフ リップフロップやラッチ回路等C MO S構成の回路(以 り、C MO S回路と称する)が多く存在する。このよう たC MO S回路と称する)が多く存在する。このよう なC MO S回路が上端で動作を保証するための最 低動作電圧は $|V_{TF}|+V_{TM}-V_{D}$ 程度となる。このた め、リセット信号においては電源電位レベルを維持する の、リセット回路では、からでは一般である。 上まで保証しなければならない。しかしながら、従来の リセット回路では、最低動作電圧以上まで、リセット信 号が電源電位レベルである状態を維持できる構成ではな いため、半導体装置を確実にリセットすることができな いという間関うがあった。

【0007】また、リセット回路は、未来、電源投入 時、あるいは、電源の電位レベルが急激に低下した後、 再び電源電位レベルへ戻る時のみに用いられるものであ る。このため、最低動作電圧以上まで、リセット信号が 電源電位レベルである状態を維持できる構成とすること を実現するために、リセット回路としての構成は少ない 素子数で構成して、コスト促進が即時できるもの、さら に、リセット回路が半導体装置に内蔵されることを考慮 すれば、半導体装置そのものの小型化やリセット回路の レイアウトの自由度の向上が望めるものの方が好まし い。 【0008】さらに、リセット回路の構成要素として は、半導体装置の製造工程中において、他の回路と同じ 技術(例えば、CMOS製造技術)を用いて同時に作ら れることが望ましい。

【0009】本発明は上記の課題を解決するため、リセットすべき対象の回路の最低動作電圧以上においてもリセットを確実に可能とするリセット回路の実現を目的とせる

【0010】また、本発明は、上記目的をリセット回路を、コスト増加や構成の複雑化を低減して実現することを目的とする。

【0011】また、本発明は、上記目的のリセット回路を、このリセット回路を内蔵する半導体装置のレイアウトの自由度を低下したり、大型化することを抑制して実現することを目的とする。

[0012]

【課題を解決するための手段】上記目的を達成するため、本売明のリセット回路は、電源電圧張から供給され、第1の電位レベルのまたは第2の電位レベルへの変化を検出して、出力ノードからリセット信号を出力するリセット回路において、電源電圧源と制御ノードとの電位しベルにより電源電圧源と制御ノードとの電気的交通通状態を制御インドと基準電圧源との間に接続され、制御ノードの電位レベルにより電力の間に接続され、制御ノードの電位レベルにより電力の間に接続され、制御ノードと基準電圧源との間に接続され、制御ノードを基準電圧源との間に接続され、制御ノードの電位レベルにより出力ノードと基準電圧源との電気的交換され、制御ノードの電位レベルにより出力ノードと基準電圧源との電気的な導通状態を制御する、第2導電型の第2のMOSトランジスタと、変有するものである。

【0013】また、本発明のリセット回路は、電源電圧 源と前記出力ノードとの間に接続される第2の抵抗手段 を有するものであってもよい。

【0014】また、本発明のリセット回路は、第2の抵抗手段は、制御ノードの電圧レベルにより電源電圧源と 出力ノードとの電気的な導通状態を制御する、第1 簿電 型の第3のMOSトランジスタであってもよい。

【0015】また、木巻卵のリセット回路は、電源電圧 源と制御ノードとの間に第1のMのSトランジスタと並 列接続され、出力ノードの電位レベルにより電源電圧源 と削御ノードとの電気的な導通状態を制御する第1導電 型の第4のMのSトランジスタを有するものであっても よい。

【0016】また、本発明のリセット回路を有する電子 装置において、前記リセット回路は電子装置に内蔵さ れ、前記電源電圧源の電圧は、該電子装置から取り外し 可能なバッテリ手段から供給されるものであってもよ い。

[0017]

【発明の実施の形態】本発明のリセット回路についてを

図面を用いて以下に詳細に説明する。図1は本発明の第 1の実施の形態におけるリセット回路100の回路図である。

【0018】図1において、リセット回路100は2つのトランジスタ10、50と、2つの抵抗素子30、40から構成されている。

【0019】第1のMOSトランジスタとしてのトランジスタ10はPチャネル型MOSトランジスタであり、
ソース電像には電源電圧源から電源電圧VDDが与えられ、ドレイン電極及びゲート電極は制即ノードであるノード20に接続されている。第1の抵抗手段である抵抗素子30は一方の端子がノード20に接続され、他方の端子が基準電圧源として接地されていることにより、基準電圧源から接地電圧V₅₂とする。

【0020】第2のMOSトランジスタとしてのトランジスタらしはNチャネル型MOSトランジスタであり、ドレイン電極が、出力ノード60に接続され、ゲート電極がデード20に接続され、ソース電極が接地されている。第2の低抗手段である抵抗業子40は一方の端子には電源電圧VDDが与えられ、他方の端子は、出力ノード60に接続されている。この出力ノードと生する電圧値の変化を、リセット回路のリセット信号として利用する。なお、トランジスタ50のスレッショルド電圧をV

【0021】なお、リセット回路100における電源電 EVDDは、電源電圧源として、例えば、電子装置の外 部から供給されるものであったり、電子装置内に内蔵さ れた電池等のバッテリから供給されるものであったり、 その供給源は様々のものがある。特に、バッテリとして は充電式のものであり、電子装置から取り外し可能なも のであってもよい。

【0022】また、抵抗素子30をどのように構成する にしても、抵抗素子30の抵抗値は、トランジスタ10 に対するオン抵抗に比べて充分高くするように設定して おく。

【0023】このように、構成されたリセット回路10の動作について、図面を用いてリアに説明する。図2は、リセット回路100における動作を説明する波形図である。図2において、雑雑は電圧、機軽は時間を示し、実線はリセット信号が出力される出力ノード60の電圧値を示し、点線は電源電圧VDDの電圧値を示している。なお、以下の説明においては、「VTPI>VT Nとして説明する。また、電源技入前は、トランジスタ10及び50はいずれもオフ状態(ソースードレイン間が電気的に非導通状態)、電源電圧VDD、ノード20、出力ノード60の電圧値はいずれも基準電圧VSであるものとする。

【0024】図2において、時刻t1にて電源を投入することにより、電源電圧VDDは、電源が有する時定数

に基づいて、電圧値の上井が開始される。電源投入直検 で、電源電圧VDDがVDD<「VTP | の時、トラン ジスタ10はオフ状態である。このため、ノード20は 抵抗素子30を介して接触された状態のため、接地電圧 VSSに設定されたままである。よって、ノード20の 電圧値によって動作制御されるトランジスタ50もオフ 状態となる。従って、出力ノード60の電圧値は、抵抗 素子40を介して電源電圧VDDにともなって上昇す る。

【0025】この後、電源電圧VDDがVDD≥ IVT PIになると、トランジスタ10がオン状態(ソースー ドレイン間が電気的に停運地態)となる。このため、ノード200電圧値はVDDー IVTPIとなる。ノード 200電圧値を電源電圧の上昇にともなって増加できる のは、抵抗素子30の抵抗値を充分高くしているので、 ノード200電圧値はトランジスタ50のゲード電極にも与 えられるが、VDDー IVTPI≤VTNの開記よラン ジスタ50はオフ状態を保つこととなる。従って、出力 ノード60は電源電圧VDDにともなった電圧値の上昇 を続ける。

【0026】VDD>|VTP|+VTNになると、 / ード200電圧値はVDD-|VTP|>VTNとなる ので、トランジスタ50はオン状態となる。このため、 出力ノード60はトランジスタ50を介して接地される こととなる。従って、出力ノードは基準電圧VSSとな る。図2において、時刻t2kVDD>|VTP|+V TN盲後のタイミングを示す。

【0027】その後、電源電圧VDDは、所定の電圧値 まで上昇するが、リセット回路100のトランジスタ1 0及び50はオン状態を保つので、出力ノード60を基 遠電圧VSSに保つようにしている。

【0028】なお、電源電圧VDDが低下した場合には、リセット回路100は上記とは逆の動作となるので、VDDs | VTP | + VTNになると、出力ノード60は基準電圧VSSから電源電圧VDDになる。図2において、時刻13はVDD< | VTP | + VTN直後のタイミングである。</p>

【0029】このように、ノード20をトランジスタ5 しの動作を制御する制御ノードとして、リセット信号と して出力される出力ノード6の電源電圧VDDの状態 に応じて、電子装置に内蔵された半導体装置をリセット する場向と、リセット信号において電源電位Vへルを維持 する期間を、CMOS回路が上常に動作する最低動作電 圧まで保証している。よって、リセット信号を受ける半 導体装置にCMOS回路があったとしても、確実にリセットすることができる。

【0030】また、リセット回路100は、少ない構成 要素にて構成されているので、コスト低減や、半導体装 置そのものの小型化やリセット回路のレイアウトの自由 度の向上が望める。

【0031】なお、上記では、| VTP | ≥ VTNとして説明したが、| VTP | < VTNの場合は次の点で多少動作が異なる。

【0032】つまり、VDD<VTPにおいては上述の 説明と同様である。この後、「VTP | ≤ VDD<VT N及びVTN≤ VDD≤ | VTP | + VTNにおいて は、トランジスタ10はオン状態となり、ノード20の 電圧値は上昇する。しかしながら、ノード20の電圧値 はVDDー | VTP | (< VTN) であるから、トラン ジスタ50はオフ状態を保っ。従って、出力ノード60 の電圧値は電源電圧VDDとなる。この後、VDD> | VTP | + VTNからは上述の説明と同様である。

【0033】また、電源投入した後、例えば、携帯用の電子装置に本発明のリセット回路 100を適用しておけ は、取り外し可能なバッテリを誤って外してしまった り、バッテリに充電された蓄積電荷がなくなったりする ことで、電源電圧VDDが不測に低下した場合に、電子 装置に内蔵された半導体装置を電実にリセットすること ができ、高速に電子装置の動作を復旧することが可能と なる。

【0034】次に、本発明の第2の実施の形態における リセット回路についてを、図面を用いて以下に説明す る。図3は本発明の第20実施の形態におけるリセット 回路200の回路図である。なお、図3中において、図 1の第1の実施の形態のリセット回路100と同じ構成 要素については同じ付号を付けている。

【0035】図3において、リセット回路200のトランジスタ10、50、抵抗素子30については図1のリセット回路100と同様である。図3のリセット回路200では、図1のリセット回路100の抵抗素子の代わりに第3のMOSトランジスタとしてのPチャネル型MOSトランジスタ240を載りている。

【0036】トランジスタ240は、ソース電極には電源電圧VDDが与えられ、ドレイン電極は出力ノード6 のに接続され、ゲート電極はノード20に接続されている。このため、トランジスタ10と240とでカレントミラー開放を構成することとなる。

【0037】このように、構成されたリセット同路20 の動作について、図面を用いて以下に説明する。図4 は、リセット回路200における動作を説明する波形図 である。図4において、縦軸は電圧、横軸は時間を示 し、実線は出カノード60の電圧値を示し、点線は電源 電圧VDDの電圧値を示している。なお、第2の実地の 形態のリセット回路においては、「VTP」<VTNと して設定している。

【0038】図4において、時刻±1にて電源を投入することにより、電源電圧VDDは、電源が有する時定数 に基づいて、電圧値の上昇が開始される。電源投入直接 で、電源電圧VDDがVDD ジスタ10はオフ状態である。このため、ノード20は 抵抗業子30を介して基準電圧VSSに設定される。従 って、トランジスタ50はオフ状態である。また、トラ ンジスタ240は、トランジスタ10と同様な条件下の ため、オフ状態である。従って、出力ノード60の電圧 値は子電ぐ高程情が観りたかる。

【0039】この後、 | VTP | ≤ VDD < VTNの時

には、トラシジスタ10がオン状態となる。よって、ノ ード20の電圧値はVDDー | VTP | となる。この 時、トラシジスタ2406おン状態となる。トランジス タ50はゲートに与えられている電圧値がVDDー | V TP | (ベVTN)なので、オフ状態である。従って、 間カノード60の電圧値はVDDとなる(時刻+2 時)。なお、トランジスタ10と40とでカレントミ ラー回路を構成し、トランジスタ10とトランジスタ2 40のトランジスタ特性が同じであれば、トランジスタ2 240はトランジスタ10と同量の電流が流れる。よって、トランジスタ24は、リセット回路10の紙

【0040】この後、VDD≥ | VTP | +VTNの時には、ノード20の電圧値がVDD | VTP | (≥VTN)となり、トランジスタ50がオン状態となる。このため、部カノード60は、トランジスタ50を介して接地される。従って、出カノード60の電圧値は基準電ビVSSとなる。時刻t3はVDD≥ | VTP | +VT N直後のタイミングである。

拉素子40と同様な動作を行うことができる。

【0041】なお、電源電圧VDDが低下した場合に は、リセット回路200は上記とは逆の動作となるの で、VDD~|VTP|+VTNになると、出力ノード 60は基準電圧VSSから電源電圧VDDになる。 図4 において、時刻14はVDD~|VTP|+VTN直後 のタイミングである。

【0042】上述のように、第2の実施の形態における リセット回路200は、第1の実施の形態と同様な効果 を得ることができる。また、リセット回路200におい ては、トランジスタ10とトランジスタ240とでカレ ントミラー回路を構成しているので、トランシスタ10 に対するトランジスタ240の相互コンダクシスタm を調整することにより、トランジスタ10、トランジス タ50に逆常的流れる電流を小さくすることもでき、 野電流を低速することができ。さらには、比較的高い 抵抗値が必要な抵抗素子40の代わりに、トランジスタ 240を用いているので、リセット回路の回路面積が少 なくて着れ。

【0043】次に、本売明の第3の実施の形態における リセット回路について、図面を用いて以下に説明する。 図5は、第3の実施の形態におけるリセット回300の 回路図である。なお、図5中において、図2の第2の実 施の形態のリセット回路200と同じ構成要素について は同じ付号を付けている。 【0044】図5において、トランジスタ10、50、 240、抵抗業子30は図3のリセット回路200と同様である。つまり、図5のリセット回路300は、図3 のリセット回路200に対して、さらに第4のMOSトランジスタ3 ランジスタとしてのPチャネル型MOSトランジスタ3 50が追加された構成となっている。

【0045】トランジスタ350は、ソース電極には電 源電圧VDDが与えられ、ドレイン電極はノード20に 接続され、ゲート電極は出力ノード60に接続されてい る。

【0046】このように、構成されたリセット回路30 のの動作について、図面を用いて以下に説明する。図6 は、リセット回路300における動作を説明する波形図 である。図6において、雑雑は塩圧、機軽は時間を示 し、実線は出力ノード60の電圧値を示し、点線は電源 電圧VDDの電圧値を示している。なお、第3の実施の 形態のリセット回路においては、「VTP」<VTNと して設定している。

【0047】電源技入後、VDD<|VTP|+VTN まで(時刻t2まで)は、トランジスタ10、240、 350は同じ状况下になるため、第2の実施の形態の場合と同様となる。

【0048】VDD≥ | VTP | + VTNの時、ノード 20の電圧値に従って、トラシジスタ50がオン状態と なる。これにより、出カノード60の電圧値が基準電圧 VSSとなる。図6における時刻t3はVDD≥ | VT P | + VTNのタイミングである。

【0049】出力ノードの電圧値が基準電圧VSSとなることに応じて、トランジスタ350は完全にオン状態となる。この時、抵抗素子30の抵抗値がトランジスタ350のオン抵抗より充分高いようにしておくと、ノード200電圧値が電源電圧VDDに設定される。これにより、トランジスタ10、240はともにオン状態からオフ状態になる。

【0050】この後に何らかの理由により、電源電圧V DDの電圧値が低下した場合についてを説明する。

【0051】トランジスタ50のゲート電極には電源電 圧VDDが与えられ、トランジスタ350のゲート電極 には基準電圧VSSが与えられているので、VDD≥

(一VTP | またはVTNの高い方の値) の関係(図6 における時刻t 3直前) においては、各トランジスタの オン/オフ状態に変化は起こらないため、出力ノードの 電圧値は基準電圧VS Sのままである。

【0052】 | VTP | ≥ VTNの場合、VDD < | V TP | になると、トランジスタ350はオン状態からオ フ状態になる。このため、ノード20の電圧値は基準電 EV S 5となり、これに応じてトランジスタ50もオフ 状態となる。従って、出力ノード60は不定(高抵抗状 線)となる。

【0053】一方、| VTP | < VTNの場合、| VT

P | ≤ VDD < VTNになると、トランジスタ50はオン状態からオフ状態となる。これにより、トランジスタ 10、240はオン状態となる。このため、出力ノード 6 0の電圧値は基準電圧 VS Sから電源電圧 VDD になっ

【0054】このように、第3の実施の形態におけるリセット回路300は、上述の第2の実施の形態のリセット回路200と同様な効果を得ることができる。

【0055】さらに、第3の実施の形態のリセット回路 300は、出力ノード60の電圧値が基準電圧VSSと なった後に、トランジスタ10及び240をオフ状態と することができる。よって、定常状態(半導体表面が安 定して動作するために、電源電圧VDDが変化して与え られている状態)の時に、リセット回路300のトラン ジスタ10及び240に流れる電流を遮断することがで きる。よって、リセット回路における消費電流を削減す ることができる。

【0056】また、第3の実施の形態においては、出力 ノード60の電圧値を、電源電圧VDDの上昇時におい では、VDD≥ | VTP | + VTNになるまでは出力ノ ード60の電圧値をVDDに追旋するようにでき、電源 電圧VDDの下降においては、VDD< | VTP | + TNまでは、出力ノード66の電圧値を基準電圧VSS に維持することができる。このため、定常状態における 幸降休養運の動作中に、電源電圧VDDにノイズ等によ る電圧変動が生じた時においても、出力ノードの電圧値 が電源電圧VDDに変動することを抑制することができ る。よって、半導体装置に誤ってリセットを行うことを 低減することができる。

【0057】以上、本発明のリセット回路について、詳細に説明したが、本発明のリセット回路は上述の構成に限られるものではなく、様々な変形が可能である。

【0058】例えば、Nチャネル型MOSトランジスタ とPチャネル型MOSトランジスタとを逆にして、基準 電圧VSとと電源電圧VDDの供給部分を逆にして適用 することも可能である。

することも可能である。 【0059】また、出力ノードからのリセット信号によ

【図1】

りリセットされる対象の回路の最低動作電圧に対して、 各トランジスタのスレッショルド電圧を測整することに より、本発明の効果をより確実に得られるようにしても よい。

[0060]

【発明の効果】本発明のリセット回路を適用することに より、リセットすべき対象の回路の最低動作電圧以上に おいてもリセットを確実に可能とするリセット回路を実 現することができる。

【0061】また、本発明のリセット回路を適用することにより、上記目的を、コスト増加や構成の複雑化を低減して実現することができる。

【0062】また、木発明のリセット回路を適用することにより、上記目的を、このリセット回路を内蔵する半 等体装置のレイアウトの自由度が低下したり、大型化することを抑制して実現することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態におけるリセット回 路100の回路図である。

100の凹崎図である。 【図2】本発明のリセット回路100の動作を説明する 波形図である。

【図3】本発明の第2の実施の形態におけるリセット回路200の回路図である。

【図4】本発明のリセット回路200の動作を説明する 波形図である。

【図5】本発明の第3の実施の形態におけるリセット回路300の回路図である。 【図6】本発明のリセット回路300の動作を説明する

波形図である。 【符号の説明】

100、200、300 リセット回路

10、240、350 Pチャネル型MOSトランジ スタ


[図5]

20 ノード

30、40 抵抗素子

50 Nチャネル型MOSトランジスタ

、出力ノードからのリセット信号によ 60 出力ノード



[M2]

